Lógica Programável

O roteiro como a instituição entrega

1 de 4 páginas

‹

›

ANO 2026_B1

LÓGICA PROGRAMÁVEL

Tema: Contadores em FPGA com LEDs (Quartus II + VHDL)

Ferramentas obrigatórias

• Quartus II
• VHDL

• Placa FPGA própria ou do Polo (Kit 32)

• Uso de LEDs da placa para mostrar resultados

Objetivo

Desenvolver, simular e implementar três variações de contador digital em VHDL, utilizando divisor de clock, reset por chave, exibição em LEDs e controle por chave, produzindo relatório no padrão do Caderno Progressus e vídeo demonstrativo.

ENTREGÁVEIS OBRIGATÓRIOS

1) Relatório (PDF) — padrão Progressus

Deve conter, obrigatoriamente:

• Resumo
• Introdução
• Fundamentação Teórica
• Metodologia

• Desenvolvimento (Questões 1, 2 e 3)

• Resultados e Discussões
• Considerações Finais
• Referências
• Quantidade de páginas: preferencialmente entre 12 e 15 (orientativo).

2) Atividade prática

• Códigos VHDL das 3 questões (organizados e comentados);
• Waveforms da simulação no Quartus II;
• Evidências de implementação prática em FPGA (prints/fotos).

3) Vídeo (obrigatório)

• Vídeo único mostrando o funcionamento das 3 questões;
• Mostrar LEDs e chaves em operação;
• Explicação objetiva do aluno;
• Tempo máximo: 5 minutos.

CHECKLIST (PARA EVITAR PERDA DE PONTOS)

• Relatório em PDF com todas as seções

• Código VHDL comentado (Q1, Q2, Q3)

• Waveform comprovando funcionamento
• Implementação na FPGA com LEDs
• Vídeo até 5 min mostrando as 3 questões

(Recomendação técnica para o aluno)

O mapeamento de pinos depende da placa. Use o Pin Planner e inclua print no relatório.

TRABALHO ATIVIDADE PRÁTICA 1

Contador binário 4 bits com LEDs

Implemente em VHDL um contador síncrono de 4 bits que:

• conte de 0 a 15 e reinicie automaticamente após 15;
• possua reset por chave;
• utilize divisor de clock para permitir visualização;
• exiba o valor em 4 LEDs.

Obrigatório: simulação funcional no Quartus II (waveform) e implementação na FPGA.

Tabela 1

TRABALHO ATIVIDADE PRÁTICA 2

Contador com controle de sentido

A partir do projeto da Questão 1, implemente controle de direção por chave:

• chave dir=0: contagem crescente;

• chave dir=1: contagem decrescente.

Obrigatório: divisor de clock, reset, LEDs e comprovação por simulação e FPGA.

Tabela 2

TRABALHO ATIVIDADE PRÁTICA 3

Contador módulo N configurável

Implemente um contador módulo N, onde N seja definido no código (por

exemplo, N=10 ou N=12):

• o contador deve contar de 0 até N−1;
• ao atingir N−1, deve voltar automaticamente a 0;
• deve possuir divisor de clock, reset e LEDs.

Obrigatório: simulação e implementação em FPGA.